

MATE-AX HEADER 90°, 4 POSITION  
MATE-AX STIFTWANNE 90°,4 POLIG

<b>1.</b>	<b>SCOPE</b> GELTUNGSBEREICH	<b>2</b>
<b>2.</b>	<b>DELIVERY CONDITION – PACKAGING</b> ANLIEFERUNGSZUSTAND – VERPACKUNG	<b>2</b>
<b>3.</b>	<b>PICK &amp; PLACE</b> ENTNAHME & HANDHABUNG	<b>3</b>
<b>4.</b>	<b>CIRCUIT BOARD ARRANGEMENT</b> LEITERKARTENBESTÜCKUNG	<b>3</b>
<b>5.</b>	<b>PCB – LAYOUT</b> LEITERKARTEN-AUSLEGUNG	<b>3</b>
<b>5.1</b>	<b>LAYERSTACK &amp; CIRCUIT RECOMMENDATION</b> PLATINENAUFBAU UND LEITUNGSFÜHRUNGS-EMPFEHLUNG	<b>4</b>
<b>5.1.1</b>	<b>PCB TOP-LAYER</b> LEITERKARTEN OBERE LAGE	<b>5</b>
<b>5.1.2</b>	<b>PCB SIGNAL LAYER 1</b> LEITERKARTEN SIGNAL LAGE 1	<b>5</b>
<b>5.1.3</b>	<b>PCB SIGNAL LAYER 2</b> LEITERKARTEN SIGNAL LAGE 2	<b>6</b>
<b>5.1.4</b>	<b>PCB BOTTOM LAYER</b> LEITERKARTEN UNTERE LAGE	<b>6</b>
<b>5.1.5</b>	<b>PCB FOOTPRINT 4 POS 90° PIN HEADER</b> BESTÜCKUNGSLAYOUT MATE-AX, 4 POL. 90° STIFTWANNE	<b>7</b>
<b>5.1.6</b>	<b>SOLDER PASTE RECOMMENDATION 4 POS 90° PIN HEADER</b> PASTENLAYOUT VORSCHLAG MATE-AX, 4 POL. 90° STIFTWANNE	<b>8</b>
<b>6.</b>	<b>SOLDERING PROCESS</b> LÖTPROZESS	<b>9</b>
<b>6.1</b>	<b>RECOMMENDED EQUIPEMENT AND PARAMETERS</b> EMPFOHLENE PARAMETER	<b>9</b>
<b>6.2</b>	<b>SOLDERING TEST PCB</b> LÖT - TESTPLATINE	<b>10</b>
<b>6.3</b>	<b>JUDGEMENT OF THE SOLDERING JOINT</b>	
<b>7.</b>	<b>REVISION RECORD</b> ÄNDERUNGSHISTORIE	<b>10</b>

## 1. SCOPE / GELTUNGSBEREICH

This application specification describes the recommendation for the handling and assembling process of the MATE-AX-header.

**Only the German version is binding.**

Diese Verarbeitungsspezifikation beschreibt die Empfehlungen zu Handhabung und Assemblage der TE Connectivity MATE-AX-Stiftwanne.

Ausschließlich die deutsche Version ist bindend.

## 2. DELIVERY CONDITION – PACKAGING / ANLIEFERUNGSZUSTAND - VERPACKUNG

The MATE-AX pin header will be delivered in tape and reel packaging.

The material from tape and reel is out of polystyrene. It fulfills the ESD requirement according to DIN EN 61340-5-3.

Die MATE-AX Stiftwanne wird im Trägertgurt auf Rolle geliefert.

Trägertgurt und Rolle ist aus Polystyrol. Es erfüllt die ESD Anforderungen nach DIN EN 61340-5-3.




Fig. 2/ Bild 2: Packaging Dimensions [mm]

TE number, Coding <i>TE Nummer, Kodierung</i>	Unwinding direction loaded <i>Abwickelrichtung bestückt</i>	Dimensions / Maße [mm]					Quantity on reel <i>Stückzahl auf Spule</i>
		B	H	A	C	D	
MATE-AX Header 90° 4pos.  0-2304168-x A, B, C, D, E, F, Z	←	44	17.7	28	12.3	50.4	265 pieces
MATE-AX Header 90° 4pos.  1-2304168-x G, H, J, K, L; M, O	←	44	16.2	28	12.2	50.4	265 pieces

### 3. PICK & PLACE / ENTNAHME & HANDHABUNG

#### 3.1 Suction Area / Ansaugfläche

**For dimension and location please refer to the last revision of the respective TE customer drawing.**  
Größe und Position sind der letzten Revision der entsprechenden TE Kundenzeichnung zu entnehmen.

- **Nozzle / Sauger**  
To be defined
- **Processing Parameter / Prozess Einstellungen**  
To be defined

### 4. CIRCUIT BOARD ARRANGEMENT / LEITERKARTENBESTÜCKUNG

**The Connector design supports a placement either by hand or by fully automated handling**  
Das Design unterstützt die manuelle (händische) - sowie die vollautomatische Bestückung.




Fig. 1 Pin Header 90° TE-No 2304168

### 5. PCB – LAYOUT / LEITERKARTEN-AUSLEGUNG

**The recommended PCB-Layout is included in this specification (chapter 5.1).**  
**Hole sizes and tolerances are to be regarded as recommendation and must be adapted to own mounting and soldering conditions.**

Die empfohlenen Leiterplattenlayouts sind in dieser Spezifikation definiert (Kapitel 5.1).  
Bohrungsgröße und Toleranzen sind als Empfehlungen zu betrachten und müssen an den eigenen Bestückungs- und Lötprozess angepasst werden.

## 5.1 LAYERSTACK AND CIRCUIT RECOMMENDATION / PLATINENAUFBAU UND LEITUNGSFÜHRUNGS-EMPFEHLUNG

The below shown layerstack and the circuit design for serial printed circuit boards are exemplarily and is intended as a recommendation.

Please note, that the given layout is not optimized to fit all of the possible board configurations regarding RF-performance and represents in general a recommendation. In order to guarantee optimal high frequency properties, an RF-analysis of the connector to board transition is needed.

For exact footprint details please refer to the specific TE data file which can be obtained by request.


Der dargestellte Lagenaufbau und die Leitungsführung für eine Serien-Leiterkarte ist exemplarisch und ist als Empfehlung zu betrachten.

Zu beachten ist, dass das angeführte Layout nicht für alle denkbaren Leiterkartenkonfigurationen im Hinblick auf Hochfrequenz-Performance heranzuziehen ist – und stellt dementsprechend eine Empfehlung dar.

Um eine optimale Hochfrequenz-Performance des jeweiligen Anwendungsfalls zu garantieren wird eine Hochfrequenzanalyse der Leiterkarte in Verbindung mit der Konnektoren-Anbindung benötigt.

Subsequently the PCB layout for the 4 position MATE-AX header is shown for each layer in principle with the main values. It refers to the layer stack mentioned in chapter 4.2.5. All measurement values are exemplarily and have to be adapted to the real PCB circumstances.


Nachfolgend ist das Platinendesign für die 4-polige MATE-AX Stiftwanne für jede Lage prinzipiell dargestellt. Es referenziert sich auf den in Kapitel 4.2.5. dargestellten Lagenaufbau der Platine. Alle Messwerte sind beispielhaft und müssen an die realen Gegebenheiten der Leiterplatte angepasst werden.




Layer Name	Type	Material	Thickness (mm)	Dielectric Material	Dielectric Constant
Top Solder	Solder Mask/Co...	Surface Material	0.0254	Solder Resist	3.5
Top Layer	Signal	Copper	0.03556		
Dielectric Top	Dielectric	Core	0.508	RO4350B	3.45
Signal Layer 1	Signal	Copper	0.017		
Dielectric Inner	Dielectric	Prepreg	0.2032	RO4350B	3.45
Signal Layer 2	Signal	Copper	0.017		
Dielectric Bottom	Dielectric	Core	0.508	RO4350B	3.45
Bottom Layer	Signal	Copper	0.03556		
Bottom Solder	Solder Mask/Co...	Surface Material	0.0254	Solder Resist	3.5

Fig.2 Recommended layerstack for a 1.4mm PCB thickness / Empfehlung für den Lagen-Aufbau einer 1.4mm starken Platine


### 5.1.1 PCB TOP-LAYER / LEITERKARTEN OBERE LAGE




### 5.1.2 PCB SIGNAL LAYER 1 / LEITERKARTEN SIGNAL LAGE 1



### 5.1.3 PCB SIGNAL LAYER 2 / LEITERKARTEN SIGNAL LAGE 2





### 5.1.4 PCB BOTTOM LAYER / LEITERKARTEN UNTERE LAGE



### 5.1.5 PCB FOOTPRINT 4 POS 90° PIN HEADER / BESTÜCKUNGS-LAYOUT MATE-AX,4 POL. 90° STIFTWANNE



This footprint layout is suitable for reflow soldering processes

Dieses Leiterplatten-Layout entspricht den Vorgaben für das Reflow-Lötverfahren.



### 5.1.6 SOLDER PASTE RECOMMENDATION 4 POS 90° PIN HEADER / PASTENLAYOUTVORSCHLAG MATE-AX, 4 POL. 90° STIFTWANNE

The shown solder paste layout is defined for stencil thickness of 0.15mm and a PCB thickness of 1.6mm  
 Das gezeigte Lötpasten-Layout ist definiert für eine Schablonendicke von 0,15mm und einer Platinenstärke von 1,6mm.





## 6. SOLDERING PROCESS / LÖTPROZESS

Due to large variations of existing processes, equipment and accessory and the different demands to the soldering process, it is not possible to define an ideal soldering proposal for all situations. This header is designed for reflow soldering application.

A recommended soldering processes is possible only in reference to the respective soldering standard (JEDEC). Fig. 7 shows the recommended reflow soldering process according JEDEC J-STD-020D.

Durch die große Anzahl existierender Prozesse, Anlagen und Hilfsmittel und Ansprüche an den Lötprozess, ist es nicht möglich, eine idealisierte Empfehlung für alle Belgleitumstände zu definieren.

Diese Stiftwanne wurde für Reflow-Lötprozesse entwickelt.

Empfohlener Lötprozess kann nur in Anlehnung an die jeweiligen Löt-Standards (JEDEC) erfolgen.

Abb. 7 zeigt den empfohlenen Reflow-Löt Prozess nach JEDEC J-STD-020D.




Fig. 7

In the course of the qualification of the MATE-AX header, detailed soldering inspections were performed. All these tests and process parameters reflect a recommendation and must be adapted to the according reflow soldering process and its restrictions.

Im Zuge der Qualifikation der MATE-AX Stiftwanne wurden detaillierte Löt-Untersuchungen durchgeführt. Diese Tests und die verwendeten Prozessparameter stellen eine Empfehlung dar, und müssen den aktuellen Gegebenheiten und Beschränkungen des jeweiligen Prozesses angepasst werden.

## 6.1 RECOMMENDED EQUIPEMENT AND PARAMETERS EPOHLENES VERARBEITUNGS EQUIPEMENT UND PARAMETRISIERUNG

- Soldering paste powder grain 3 *leadfree*: Senju M31-GRN360-K1MKV  
*Lotpaste Pulverklasse 3 bleifrei „Senju M31-GRN360-K1MKV“*
- Open scraper system – scraper angle 60°deg.  
*Offenes Rakelsystem mit Rakelwinkel 60°*
- Printing speed 20 ~ 30mm/s  
*Druckgeschwindigkeit 20 ~ 30mm/s*
- Leiterplattenstärke 1.6mm
- *PCB thickness 1.6mm*
- Solder paste printer: EKRA X50pro  
*Drucker:*
- Pick and place mashine: Siplace X3  
*Bestückungsautomat:*
- Reflow solder mashine: Rehm VX Nitro 3150  
*Reflow Lötanlage:*
- Soldering stencil thickness 0.15mm component sided  
*Lotpaste Schichtdicke 0.15mm bestückungsseitig*

In order to reach the recommended thru hole solder paste passage of 75%, an overprinting of the data pin section shown in chapter 5.1.6 is necessary.

Furthermore, a solder paste reduction of the ground pin section also shown in chapter 5.1.6. is necessary.  
Note: The below judgement pictures are showing filling grades up to 100%.

## 6.2 SOLDERING TEST PCB / LÖT - TESTPLATINE

The test PCB's for the soldering inspection contains 4 massive copper layers to simulate an approximately worst case heat conductance behaviour and in addition a maximized unit packaging density. Figure 8 is showing the according PCB layout including reflow soldering direction and the solder printing direction .





Fig. 8

→ Durchlaufrichtung / ↑↓ Druckrichtung


**6.3 Judgement of the soldering joint**  
*Beurteilung der Lötstelle*

**For an ideal soldering joint it is necessary to have at least a 75% solder passage.**  
**Judgement of the soldering joint will be done by optical inspection according to the acceptance criteria of IPC A610.**

*Für eine ideale Lötstelle ist eine Lötdurchstieg von min. 75% erforderlich.*  
*Die Beurteilung der Lötverbindung erfolgt durch optische Inspektion unter Berücksichtigung der Abnahmekriterien nach IPC A610.*



**Cross section picture soldered shielding pin**  
*Schliffbild Schirmpin Reflow gelötet*



**Cross section picture soldered signal pin**  
*Schliffbild Signalpin Reflow gelötet*



**Soldered Data Pin**  
*Lötstelle Daten Pin*



**Soldered Shield Pin**  
*Lötstelle Schirmpin*

7. **Assembly of pin header with device housing and mating with cable connector**  
**Montage des Headers mit Gerätegehäuse und Stecken mit Kabelbaumsteckverbinder**

Construction of the control unit is different from tier1 to tier1. It is not possible to give a general design specification. Dimensions of coding cover can be taken from the customer drawing.

TE gives following non-binding recommendations:

- Distance to the coding cover: 0,5mm around
- Locking window should not be covered
- Sideway ribs /notches can be used for geometric fit-in

Follow the arrow when plugging

Der Aufbau der Steuergerätgehäuse ist von Tier1 zu Tier1 unterschiedlich. Deshalb kann keine allgemeingültige Designvorgabe erfolgen. Die Abmasse der Kodierkappe können der Kundenzeichnung entnommen werden.

TE gibt folgende unverbindliche Empfehlungen:

- umlaufender Abstand zur Kodierkappe: 0,5mm
- Rastfenster sollte nicht verdeckt werden
- seitliche Rippen /Nuten können zur geometrischen Einpassung genutzt werden
- Pfeilausrichtung beim Stecken beachten




Fig. 2 / Bild 2

**Orientation of cable connector and assembly in this direction ! (Arrow)**  
**Orientierung des Kabelbaumsteckers und Montage in diese Richtung ! (Pfeil)**

<b>Revision</b>	<b>Sheet / Seite</b>	<b>Change / Änderung</b>	<b>Date / Datum</b>
A	1-9	<b>First release</b>	24 August 2016
A1	5	<b>PCB Layout updated</b>	26.Januar 2017
A2	1-9	<b>Editorial changes</b>	22.August 2017
A3	4-7	<b>Layerstack and circuit recommendation added Update solder print layout</b>	04. June 2018
B	5-12	<b>Add revised version of PCB Layout Add Chapter 6 and 7</b>	25. April 2019
B1	1-13	<b>Note "Preliminary" deleted</b>	23.Nov.2020